Layout-Day9-Layout上机实验（二）

设计技巧

1.垂直走线减小寄生电容

2.PMOS可以用NGR环接衬底

3.NMOS可以用PGR环接衬底

4.由于GT与AA需要有一定距离，连接GT在一起时需要“浮光掠影”

器件的组合与暂时取消组合

PMOS

· 实际电路如下图所示：

· 一般习惯于把许多Pmos放在一起，用一个大N阱连接！

NMOS

结构图如下：

注意：此处衬底接到的是SUB（黑色背景），一般在附近打一个PGR上去就可以了