Layout-Day6-FloorPlan与ESD静电保护

一.Floor Plan

· 信号流向

①考虑反馈回路的走法

②减少串扰

③对于公共线路($clock$、$V_{ref}$)要避免穿过模块电路

· 电源线

①用哪一层Metal(一般VDD走最高层，GND走次高层)？

· N阱

①布局紧凑，尽量共用N阱（因为即使$PMOS$很小，N阱也会特别大）

你所需要考虑的：

分割模块→对其Pin/Pad→电源线、ref线、时钟线→考虑各个模块“形状互补”，拼凑起来节省面积!

二.ESD保护

· 由两个反向偏置的$PN$结进行保护

版图级别总体来看：