0%

Analog-IC-SAR-ADC电容阵列模块

引言

· 一语概之,便是电荷守恒

DAC逻辑部分

采样与电容初始化阶段

· 我们假设,那么需要:

①电容的下极板分别接入

②比较器拉低,并且使得,即比较器接入共模电压

则此时有:

那么需要:

①比较器输入级断开,此时电容的不再变化

②正电容均通过接入,而负电容接入

· 置1,其他位置零,则此时由电荷守恒,即:

·

可以推出:

同理有

于是可求得比较器正在对

进行比较(是否大于零)

仿照上述的计算,可以计算出第二次循环后,比较器进行

的比较(是否大于零)

由此可见,比较器对数值的比较越来越精确了

· 在此阶段下需要:

正电容下极板连接保持不变

负电容电容下极板从切换为,同时让其余的各负电容下极板从相应地切换为

· 为什么对负电容这么操作?

· 我们希望负电容下极板从相应地切换为,这是最终目的,但是如果仅仅做这个操作,那么会改变,我们之前计算的数据将不复存在!因此我们希望的数据保留,因此我们把负电容电容下极板从切换为,根据电荷守恒:

同时带入,我们可以知道:

因此,实现了转换的过程中数据的无损耗.

我们需要:

正电容阵列下极板从切换到

负电容阵列下极板从切换到

此时,可以等效认为缩小了,因此,精度更好了.

数字后端校准(Split ADC)

更新权重.

一般来讲,的输出模型为

对于权重可更新模型而言矩阵加入了了一行,这使得可以存在一个偏移值

-------------本文结束感谢您的阅读-------------